【導讀】信號完整性是確保傳輸的1在接收器中看起來像1.而電源完整性是確保為驅動器和接收器提供足夠的電流以發送、接收1和0.所以說信號完整性與電源完整性是不同領域的兩種分析。但都是數字電路的模擬操作分析。
信號完整性(SI)和電源完整性(PI)是兩種不同但領域相關的分析，涉及數字電路正確操作。在信號完整性中，重點是確保傳輸的1在接收器中看起來就像 1(對0同樣如此)。在電源完整性中，重點是確保為驅動器和接收器提供足夠的電流以發送和接收1和0。因此，電源完整性可能會被認為是信號完整性的一個組成部分。實際上，它們都是關于數字電路正確模擬操作的分析。
分析的必要性
如果計算資源是無限的，這些不同類型的分析可能不存在。整個電路將會被分析一次，而電路某一部分中的問題將會被識別并消除。但除了受實際上可仿真哪些事物的現實束縛之外，具有不同領域分析的優點在于，可成組解決特定問題，而無需歸類為“可能出錯的任何事物”。在信號完整性中，例如，重點是從發射器到接收器的鏈路。可僅為發射器和接收器以及中間的一切事物創建模型。這使得仿真信號完整性變得相當簡單。另一方面，要仿真電源完整性可能有點困難，因為“邊界”有點不太明確，且實際上對信號完整性領域中的項目具有一定的依賴性。
在信號完整性中，目標是消除關于信號質量、串擾和定時的問題。所有這些類型的分析都需要相同類型的模型。它們包括驅動器和接收器、芯片封裝及電路板互連(由走線及過孔、分立器件和/或連接器組成)的模型。驅動器和接收器模型包括關于緩沖器阻抗、翻轉率和電壓擺幅的信息。通常，IBIS 或 SPICE 模型用作緩沖器模型。這些模型與互連模型結合使用來運行仿真，從而確定接收器中的信號情況。
互連將主要包括行為類似于傳輸線的電路板走線。此類傳輸線具有阻抗、延遲和損耗特性。它們的特性決定了所連接的驅動器和接收器與彼此進行交互的方式。互連的電磁特性必須使用某種類型的場求解器進行求解，該場求解器通過可與信號完整性仿真器結合使用的電路元件或 S 參數模型來描述其特征。大多數走線均可建模為一個均勻的二維橫截面。該橫截面足以計算走線的阻抗特性。阻抗將會影響信號線上接收器中的波形形狀。最基本的信號完整性分析包括設置電路板疊層(包括適當的介電層厚度)，以及查找正確的走線寬度，以實現一定的走線目標阻抗。
與過孔相比，對走線進行建模會相對比較容易。當對較快的信號進行信號完整性分析時，適當的過孔建模就變得非常重要。通常，千兆位信號需要通過三維場求解器對模型特征進行適當地描述。幸運的是，這些信號往往是不同的，這使它們的影響相對局部化。穿過過孔的快速、單端信號與配電網絡(PDN)進行強有力地交互。從這些過孔返回的電流穿過附近的縫合孔、縫合電容器和/或平面對(組成PDN且需要建模以進行電源完整性分析的相同元器件)。
圖1：在走線橫截面、信號過孔和 PDN 上的能量傳播。
在電源完整性分析中，較高頻率的能量分布在整個傳輸平面上。這立即使此分析比基本信號完整性更復雜，因為能量將沿x和y方向移動，而不是僅沿傳輸線一個方向移動。在直流中，建模需要計算走線的串聯電阻、平面形狀和過孔相對較為簡單。但是對于高頻率，分析PDN的不同位置上電源與地面之間的阻抗需要復雜的計算。阻抗將根據電路板的位置(電容器的放置位置、安裝方式、類型及電容值)而異。高頻行為(如安裝電感和平面擴散電感)需要包括在建模中，以便生成準確的去耦分析結果。存在簡單版本的去耦分析(通常稱為集總分析)，在此分析中，會將PDN視為一個節點來計算其阻抗。這通常是可一次性成功的有效而快速的初步分析，可確保有足夠的電容器且它們具有正確的值。然后，運行分布式去耦分析可確保在電路板的不同位置滿足PDN的所有阻抗需求。
信號完整性仿真
信號完整性仿真重點分析有關高速信號的3個主要問題：信號質量、串擾和時序。對于信號質量，目標是獲取具有明確的邊緣，且沒有過度過沖和下沖的信號。通常，可以通過添加某種類型的端接以使驅動器的阻抗與傳輸線的阻抗相匹配來解決這些問題。對于多點分支總線，并非總能匹配阻抗，因此，需要將端接和拓撲的長度變化相結合來控制反射，使得它們不會對信號質量和時序產生不利影響。
圖2：使用信號完整性分析和設計空間探索消除信號質量和串擾問題。
可以運行這些相同的仿真，以確定信號經過電路板時的傳輸時間。電路板時序是系統時序的一個重要組成部分，并受線路長度、其在經過電路板時的傳播速度以及接收器中波形形狀的影響。由于波形的形狀確定了接收的信號穿越邏輯閾值的時間，因此，它對于時序來說是非常重要的。這些仿真通常會驅動走線長度約束的變化。
通常運行的另一個信號完整性仿真是串擾。這涉及多條相互耦合的傳輸線。隨著走線擠進密集的電路板設計，了解它們正在相互耦合多少能量對于消除因串擾產生的錯誤是非常重要的。這些仿真將推動走線之間的最小間距要求。
[page]
電源完整性仿真
在電源完整性分析中，主要仿真類型有直流壓降分析、去耦分析和噪聲分析。直流壓降分析包括對PCB上復雜走線和平面形狀的分析，可用于確定由于銅的電阻將損失多少電壓。此外，還可以使用直流壓降分析來確定高電流密度區域。實際上，可以使用熱仿真器對它們進行協同仿真，以查看熱效應。幸運的是，針對直流壓降問題的解決方案非常簡單：添加更多的金屬。這些額外金屬可能會采用更寬和/或更厚的走線和平面形狀、額外平面或額外過孔。
圖3：顯示PI/熱協同仿真中“熱點”的電流密度和溫度圖。
上面簡要討論的去耦分析旨在確定和最大限度減少電路板不同IC位置上電源與地面之間的阻抗。去耦分析通常會驅動PDN中所用電容器的值、類型和數量的變化。因此，它需要包括寄生電感和電阻的電容器模型。它還會驅動電容器安裝方式的變化和/或電路板疊層的變化，以滿足低阻抗要求。
噪聲分析的類型可能會有所不同。它們可以包括圍繞電路板傳播的、來自IC電源管腳中的噪聲，可通過去耦電容器對其進行控制。通過噪聲分析，可以調查噪聲如何從一個過孔耦合到另一個過孔，可以對同步開關噪聲進行分析。在許多情況下，這種噪聲是由信號切換(從1到0及從0到1)引起的，因此它與信號完整性密切相關。但在所有情況下，這些電源完整性分析的最終目標是驅動PDN的變化：電源/地面平面對、走線、電容器和過孔。
表1. 信號完整性和電源完整性之間的差異
PDN不僅充當為IC提供電流的手段，還用作信號的返回電流路徑。信號完整性與電源完整性之間的大量交叉發生在過孔中。對于穿過過孔的單端信號來說，PDN充當該信號的返回電流路徑。附近的過孔或電容器為返回電流提供路徑，以使其從一個平面移至下一個平面。因此，PDN實際上決定了該單端過孔的阻抗和延遲特性，并且對于更快的單端信號(如DDR3和DDR4)的精確建模來說是至關重要的。使用這一相同的SI/PI組合過孔模型，可以分析從一個過孔到下一個過孔的耦合，以及信號通過過孔到PDN的耦合。
同樣地，PDN對于最大限度減少可能由多個信號切換(通常稱為SSN)同時引起的噪聲來說是至關重要的。如果在IC電源管腳中的PDN阻抗太高，當所有驅動器同時切換時，它們的切換電流將產生電壓，而該電壓可在信號本身中觀察到。可通過利用去耦分析設計一個出色的低阻抗PDN來消除此問題。全面仿真此問題以查看對信號的影響，要求能夠同時執行信號完整性分析和電源完整性分析。驅動器的SPICE模型傳統上用于執行此類分析，但更新的IBIS模型也具有相應的基礎架構，以包括在查找信號完整性時的PDN影響。
信號完整性和電源完整性的分析對于成功的高速數字設計來說是至關重要的。它們為需要進行哪些設計更改提供了有價值的見解。此外，隨著建模方法和計算能力的改善，如果能夠同時仿真這兩種類型的完整性，則會清楚地了解電路的實際行為、設計中真正存在的利潤以及它們如何實現最佳可能性能。
相關閱讀：
提供高達10Gbps出色信號完整性的連接器系統
PCB高速信號完整性整體分析設計
常用信號完整性的測試手段和在設計的應用
