中心論題：
- 常見的系統時鐘源
- PLL合成器相對于晶振模塊的替代優勢
- 擁有競爭優勢的時鐘產生和時鐘分配解決方案
- 高性能PLL的發展趨勢
解決方案：
- 擴展的頻率范圍和更低的抖動噪聲，可作為晶體振蕩器的替代模塊
- 在替代同樣屬于硅器件的競爭性產品方面，PLL時鐘器件也在往更高性能發展
在所有電子系統中，時鐘相當于心臟，時鐘的性能和穩定性直接決定著整個系統的性能。典型的系統時序時鐘信號的產生和分配包含多種功能，如振蕩器源、轉換至標準邏輯電平的部件以及時鐘分配網絡。這些功能可以由元器件芯片組或高度集成的單封裝來完成，如圖1所示。
系統時鐘源需要可靠、精確的時序參考，通常所用的就是晶體。本文將比較兩種主要的時鐘源——晶體振蕩器(XO，簡稱晶振)模塊和鎖相環(PLL)合成器，并探討高性能PLL的發展趨勢。
圖1：安森美半導體提供的完整時鐘解決方案。
常見的系統時鐘源
現今非常復雜的系統設計可能需要分配多個邏輯標準和多個頻率的時鐘信號副本。某些板子也可能需要在幾個要求零延遲緩存和沿（上升下降沿斜率）調整緩存的元件之間有精確的沿和同步特性。時鐘的多個副本可能需要一個扇出緩存用于多路輸出分配。時鐘的倍頻器可能需要一個PLL合成器。所有這些要求可以結合在一個有挑戰性的時鐘樹型設計中。
對于晶振模塊和PLL合成器這兩種主要的系統時鐘源而言，它們各有其優劣勢。典型的系統晶振時鐘源通常使用的是石英晶體諧振器，盡管這種分立的雙器件解決方案(由單獨的晶體和IC組成)是可被替代的。為使振蕩器工作，石英晶體必須處于動態信號環路中，由增益放大反向器補償晶振損耗、調節相位偏移并匹配阻抗。增益放大器也必須驅動信號到標準邏輯輸出電平的轉換，以便系統時鐘分配網絡使用，且最終由時鐘接收器使用。 圖2顯示的是典型的晶體振蕩器時鐘的結構示意圖。
圖2：典型的晶體振蕩器時鐘。
從工作原理上講，石英晶體振蕩器是利用石英晶體(二氧化硅的結晶體)的壓電效應制成的一種諧振器件。若在石英晶體的兩個電極上加一電場，晶片就會產生機械變形。反之，若在晶片的兩 側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。如果在晶片的兩極上加交變電壓，晶片就會產生機械振動，同時晶片的機械振動又會產生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振 幅大得多，這種現象稱為壓電諧振。
晶體振蕩器的頻率精確性(針對特定數據表目標)一般表示以+/-PPM(每百萬零件)范圍偏差的均值。更精確的晶體振蕩器可能更昂貴，如更高頻晶體振蕩器。單獨的頻率精確度特性由有效位數和不確定性偏差范圍、單位以PPM表示。有各種精確性和精度不同的晶體振蕩器模塊。晶體振蕩器的邊緣抖動或相位噪聲是精確性和精度的獨立參數。晶體振蕩器時鐘模塊總時鐘抖動的單位是皮秒(ps)，而相位噪聲僅當規定超過邊帶頻率范圍時有效。
對于晶體振蕩器時鐘而言，它通常局限在一個頻率工作，而且經常只有一個單端邏輯輸出引腳或一個差分輸出對。振蕩工作可能在晶振基本模式或諧振超調模式中進行。
晶體振蕩器時鐘的優點包括結構簡單和噪聲低，以及可為客戶提供精確的定制頻率等方面；但另一方面，它的缺點也比較明顯，例如其頻率僅由晶體決定，通常是特定晶體被制成客戶所需的振蕩器，導到生產成本高、交貨周期較長，不利于客戶加快產品上市時間，而且難以獲得非標準的頻率。此外，晶體振蕩器也存在著可靠性等方面的問題。在這種情況下，許多客戶多年來都在尋找著適合的晶體振蕩器的替代方案。
與晶體振蕩器相比，PLL合成器是一種更為復雜的系統時鐘源。其中，單從PLL來講，它通常由相頻檢測器(PFD)、電荷泵、低通濾波器 (LPF)和壓控振蕩器(VCO)等組成。而通用的PLL合成器時鐘產生器一般需要外部晶體以及放大反向器，并再通過完全集成的PLL和邏輯電路來完成。PLL合成器還可以實現其它更高的功能和特性，如晶體頻率倍頻、輸出相位校準、多個輸出副本和對輸出進行分頻等。圖3顯示 的是典型PLL合成器的結構示意圖。
圖3：典型的PLL合成器時鐘結構示意圖。
對于PLL合成器來說，先進的芯片電路集成讓PLL合成器提供寬泛的扇出功能，用于時鐘信號副本的分配。如PLL合成器能提供20個差分輸出對，或運行到40個單端時鐘接收器。可選扇出使能功能， 并可結合倍頻或分頻，得到獨立封裝中廣泛輸出的靈活性。
PLL合成器相對于晶振模塊的替代優勢
對于相同的時鐘應用而言，PLL合成器時鐘可使用較為廉價的低頻晶體，這種晶體能夠工作在比晶振模塊更低的諧波頻率。通常頻率越高的晶體的價格也越貴，并且可能需要更長的交貨周期。
此外，采用單個PLL合成器IC即可替代系統中的多個晶振模塊，這就無需扇出緩沖器或轉換器，從而帶來穩固的成本降低。相對于晶振模塊，PLL合成器能夠提供多個邏輯系列輸出等級、優化扇出板面積，并憑借使用更少的機械元件而提供了系統的可靠性。
總的來看，在系統設計中采用PLL合成器，能夠獲得具有競爭力的相位噪聲和穩定性能，具有更寬的頻率輸出范圍和更高的設計靈活性，能夠減少所用元器件數量，從而減少物料清單(BOM)，降低系統總成本，并縮短產品的交貨周期。
擁有競爭優勢的時鐘產生和時鐘分配解決方案
在時序產品市場，安森美半導體擁有寬廣的產品線，并持續進行技術創新和產品陣容拓展。以時鐘分配器件為例，安森美半導體的產品包括ECLinPSTM、ECLinPS MAXTM和GigaCommTM等系列。安森美半導體是射極耦合邏輯(ECL)產品的的市場和性能領先者，不僅歷史最為悠久(歷經超過25年的發展)，并且擁有最大的ECL產品陣容，超過競爭對手3倍。此外，安森美半導體擁有極佳的工藝技術，并擁有業界領先的測試和評估方法，保證了產品的質量和可靠性。安森美半導體更持續進行產品創新和性能提升。
例如，安森美半導體近期針對計算機、數據存儲、網絡和消費應用中的差分時鐘HCSL輸出提供新的時鐘分配器件—— NB4N121K 和 NB4N111K。這兩款器件適合100、133、166、200、266、333 和400 MHz等典型頻率，為內存模塊 (FBDIMM)頻率應用。這兩款器件采用先進CMOS 工藝技術制造，性能遠超競爭產品——產生僅 0.3 皮秒 (ps) 的相加相位抖動和不足100 ps的輸出至輸出skew。(每個差分對的最大傳輸延遲變異Δtpd為100 ps。)競爭性器件的典型抖動超過 1 ps時，Skew遠高于 100 ps。因此，安森美半導體最新的 ECLinPS? 器件為系統設計人員提供更多的設計余量。兩款器件的時鐘輸入引腳還內部整合了 50 歐姆 (Ω) 的片內端接 (ODT) ，減少元件數量和簡化電路板布線。
而在時鐘產生器件方面，安森美半導體的PureEdgeTM產品系列被證明是業內現有最佳的基于鎖相環(PLL)且具有低相位噪聲的時鐘產生技術。安森美半導體新的PureEdgeTM亞皮秒均方根(RMS)抖動PLL時鐘采用5 mm × 7 mm模塊配置，與晶體振蕩器和壓控晶體振蕩器引腳兼容，不僅可作為昂貴的晶體振蕩器的替代解決方案，且比競爭對手的PLL產品具有更佳的性能和成本。從表1中可以看出安森美半導體的PLL合成器(晶體+PLL)在相位抖動性能上比晶振及同類的競爭器件擁有明顯的優勢。
表1：不同競爭器件的抖動性能比較
高性能PLL的發展趨勢
如上所述，PLL合成器與傳統的晶體振蕩器相比擁有多種優勢。接下來，我們將結合安森美半導體近期推出的幾款高性能PLL時鐘器件，探討高性能PLL的發展趨勢。
這其中很重要的趨勢就是擴展的頻率范圍和更低的抖動噪聲，可作為晶體振蕩器的替代模塊。例如，安森美半導體推出的NBXDBA012、NBXDBA014和NXTBA015LN1TAG等幾款時鐘模塊均具有擴展的頻率范圍和極低的相位抖動。例如，NBXDBA012是一款設計用于滿足當今3.3 V低壓正射極耦合邏輯(LVPECL)時鐘產生應用的雙頻率晶體振蕩器。這器件使用了高Q基本晶體和PLL時鐘乘法器，能夠提供可供選擇的106.25 MHz或212.5 MHz頻率，并能提供超低抖動和相位噪聲的LVPECL差分輸出。它在12 kHz到20 MHz頻率的抖動和相位抖動僅為0.4 ps，適合1X和2X光纖信道(Fiber Channel)以及主總線適配器應用。NBXDBA014的一些重要參數與NBXDBA012相同，只是它所提供的2個可供選擇的頻率分別為62.5 MHz和125 MHz。與NBXDBA012、NBXDBA014不同，NXTBA015LN1TAG是一款200/206 MHz PECL時鐘模塊，它的一項重要特性是具有可選擇的5%輸出頻率變化，允許方便地調整系統時序裕量。它在200 MHz的均方根(RMS)相位抖動也為極低的0.4 ps。
在替代同樣屬于硅器件的競爭性產品方面，PLL時鐘器件也在往更高性能發展。例如，安森美半導體的NB3N3001和NB3N3011這兩款適合光纖信道和串行ATA(SATA)應用的高性能PLL時鐘產生器帶來優于競爭產品50%的相位抖動。其中，NB3N3001可產生106.25 MHz和212.5 MHz頻率，而NB3N3011可產生100 MHz和106.25 MHz頻率。這兩款器件具是備LVPECL差動輸出的3.3 V時鐘產生器，采用先進CMOS工藝，在相位噪聲上的表現大幅超越競爭產品，可以媲美昂貴的表面聲波(SAW) 晶振器。其中，NB3N3001僅0.3 ps的相位抖動比起競爭產品的0.7 ps具有重要優勢，為系統設計工程師寶貴的時序成本預算保留了更充裕的空間。這兩款器件的引腳排列與功能相同的競爭產品ICS843001與ICS843011完全兼容，可以直接替代代，從而為客戶帶來具備更佳性能和成本的另一選擇。
圖4：NB3N3001的簡化邏輯結構示意圖。
此外，在HCSL時鐘產生器方面，安森美半導體提供具有4種可供選擇頻率的高性能PLL器件，如NB3N3002和NB3N5573。這兩款器件能夠提供的輸出頻率均為25/100/125/200 MHz，并都支持PCI Express (PCIe)和以太網要求。NB3N3002提供低于1 ps的相位抖動，而NB3N5573 與功能相競爭的器件ICS557-03引腳兼容，能夠替代這器件。在沒有采用擴頻功能下，NB3N5573提供更佳的抖動性能，使其在不需要同步狀態信息 (SSM)下更發揮價值。
而在晶體至HCSL/LVPECL時鐘產生器方面，安森美半導體的NB3N3003和NB3N3004也都提供四種可供選擇的頻率，分別是100/133/166/200 MHz 和200/266/333/400 MHz。這兩款器件都可HCSL/LVPECL差分輸出，支持PCI Express和以太網要求，并支持擴頻(-0.5, -1.0, -1.5% @32 KHz)。
除了上述應用的高性能PLL時鐘器件，安森美半導體還率先提供能在-45℃至85℃全工業溫度范圍操作的可編程PLL合成時鐘NB124XX/A。該系列是多用途合成時鐘源，它的內部VCO工作在200至400 MHz (12429)或400至800 MHz (12430/12439)的頻率范圍。通過無論是串行或是并行配置，VCO頻率能夠被設定和分頻，以提供PECL輸出所需的精細頻率間隔度。PLL環路濾波器已經完全集成，所以無需外部元件。它的應用市場包括服務器、網絡以及通用應用。
除了NB124XX/A這種支持全工業溫度范圍的PLL合成時鐘，安森美半導體還推出一種可配置多協議時鐘產生器，它支持的協議包括1/8光纖信道、1/4光纖信道、HDTV、PCIe、OC3-OC48和XAUI等很多種協議，非常適合于多業務接入平臺和多速率時鐘和數據恢復單元(CDR)應用。
此外，針對手機、個人數字助理(PDA)等應用對時鐘器件在低功率、小封裝和更低電磁干擾(EMI)等方面的要求，安森美半導體也提供相應的極低功率專用擴頻時鐘產生器，包括NB2XXXA系列的多款器件。這些器件具有專有的全數字調制技術，其EMI降低多達14 dBm，采用極小的3 mm × 3 mm 6引腳TSOP封裝，其共用占位面積允許在調制和擴頻方面進行變更，而不會導致布線改變。這系列器件適合于手機、PDA和打印機等應用。
