【導(dǎo)讀】想知道有幾哪種芯片測(cè)試方法嗎？混合測(cè)試法又有哪些優(yōu)點(diǎn)？請(qǐng)看本文Mentor Graphics 近日發(fā)布一份題為《汽車如何推動(dòng)新的可測(cè)性設(shè)計(jì)(DFT)技術(shù)》的研究報(bào)告。
《汽車如何推動(dòng)新的可測(cè)性設(shè)計(jì)(DFT)技術(shù)》的中文版研究報(bào)告全文可在 Mentor Graphics 的官方網(wǎng)站閱讀和下載： http://mentorg.com.cn/aboutus/view.php?id=256 。
背景介紹
隨著人們對(duì)安全關(guān)鍵應(yīng)用設(shè)備，尤其是汽車 IC（集成電路），提出了新的需求，DFT（可測(cè)性設(shè)計(jì)）技術(shù)又再次受到重視。越來(lái)越多的處理器被運(yùn)用于汽車的剎車系統(tǒng)、發(fā)動(dòng)機(jī)控制、平視顯示器、導(dǎo)航系統(tǒng)和圖像傳感器等等。這些芯片必須滿足非常高的質(zhì)量和可靠性標(biāo)準(zhǔn)，所以芯片制造商也必須進(jìn)行高水平的生產(chǎn)測(cè)試和系統(tǒng)內(nèi)部測(cè)試。不僅如此，他們還必須在盡可能提升測(cè)試水平的同時(shí)，確保測(cè)試時(shí)間和成本不會(huì)增加。
全文要點(diǎn)與大綱如下：
●幾種芯片測(cè)試方法
如今有兩種測(cè)試方法被眾多安全關(guān)鍵設(shè)備開發(fā)商迅速采納 -- 單元識(shí)別 (Cell-Aware) 自動(dòng)測(cè)試向量生成 (ATPG) 法和 ATPG/邏輯內(nèi)建自測(cè)試 (LBIST) 綜合運(yùn)用法。單元識(shí)別測(cè)試法可實(shí)現(xiàn)每百萬(wàn)缺陷數(shù) (DPM) 為零的目標(biāo)。綜合測(cè)試法則通過(guò)將ATPG和LBIST 邏輯電路測(cè)試法相結(jié)合來(lái)提高測(cè)試質(zhì)量和效率。
事實(shí)證明，單元識(shí)別 ATPG 測(cè)試法是唯一可以發(fā)現(xiàn)傳統(tǒng)方法檢測(cè)不出的缺陷的方法。它可以發(fā)現(xiàn)一套完整的針對(duì)固定故障、節(jié)點(diǎn)跳變和時(shí)延缺陷的測(cè)試方法發(fā)現(xiàn)不了的缺陷，因?yàn)檫@種方法首先就對(duì)標(biāo)準(zhǔn)單元進(jìn)行物理布局時(shí)可能出現(xiàn)的實(shí)際缺陷進(jìn)行模擬。在新技術(shù)的改進(jìn)下，單元識(shí)別測(cè)試法中的測(cè)試向量大小得以縮小，但整個(gè)測(cè)試向量仍大于傳統(tǒng)的測(cè)試方法產(chǎn)生的測(cè)試向量，因此要進(jìn)行嵌入式壓縮。許多公司因?yàn)椴捎脝卧R(shí)別測(cè)試法而收效顯著。部分成效的概述請(qǐng)見圖1。
圖1：截至2013年12月來(lái)自使用單元識(shí)別測(cè)試法的公司的硅結(jié)果。安森美半導(dǎo)體 (On Semiconductor) 結(jié)果在2013年 ETS 上進(jìn)行了發(fā)布；AMD 結(jié)果在2012年 ITS 上進(jìn)行了發(fā)布。
越來(lái)越多的客戶在設(shè)計(jì)相同的電路時(shí)同時(shí)采用嵌入式壓縮和 LBIST 測(cè)試法。由于這兩種技術(shù)能夠以類似的方式運(yùn)用掃描鏈，因此可以將兩者整合成可共享的統(tǒng)一邏輯，從而幫助客戶更有效地運(yùn)用這種方法。綜合測(cè)試邏輯架構(gòu)請(qǐng)見圖2。
圖2：混合壓縮邏輯架構(gòu)和邏輯內(nèi)建自測(cè)試共享大部分解壓?jiǎn)卧?LFSR 和壓縮單元/MSIR 邏輯。
嵌入式壓縮解壓?jiǎn)卧谠O(shè)計(jì)上也可整合進(jìn)線性反饋移位寄存器 (LFSR)，為邏輯內(nèi)建自測(cè)試帶來(lái)偽隨機(jī)模式。邏輯內(nèi)建自測(cè)試和嵌入式壓縮邏輯都可通過(guò)相移位器為掃描鏈提供數(shù)據(jù)，這樣邏輯得以完全共享。掃描鏈結(jié)果通過(guò)嵌入式壓縮擠壓到一起。該邏輯主要與邏輯內(nèi)建自測(cè)試混合使用，減少進(jìn)入一個(gè)簽名計(jì)算器的掃描鏈結(jié)果數(shù)量。與單獨(dú)進(jìn)行嵌入式壓縮和邏輯內(nèi)建自測(cè)試相比，該共享邏輯可讓控制器尺寸縮小20%至30%。
●混合測(cè)試法的優(yōu)點(diǎn)
混合使用嵌入式壓縮和邏輯內(nèi)建自測(cè)試的一大好處便是雙方互補(bǔ)。例如，嵌入式壓縮可實(shí)現(xiàn)非常高品質(zhì)的生產(chǎn)測(cè)試。這意味著您需要較少的邏輯內(nèi)建自測(cè)試點(diǎn)就可以提高隨機(jī)抵抗性邏輯的可測(cè)性，這可縮小邏輯內(nèi)建自測(cè)試點(diǎn)的面積。相反地，X-bounding 以及任何為邏輯內(nèi)建自測(cè)試增加的測(cè)試點(diǎn)都可提高電路的可測(cè)性，并改善嵌入式壓縮覆蓋和模式計(jì)數(shù)結(jié)果。
汽車電子是半導(dǎo)體行業(yè)增長(zhǎng)最迅速的領(lǐng)域之一，這些安全關(guān)鍵型設(shè)備標(biāo)準(zhǔn)正推動(dòng)新DFT技術(shù)的出現(xiàn)。嵌入式壓縮的發(fā)明是重要的測(cè)試進(jìn)步。
報(bào)告作者簡(jiǎn)介
Ron Press 是明導(dǎo)硅測(cè)試解決方案產(chǎn)品的技術(shù)營(yíng)銷經(jīng)理。他在測(cè)試和 DFT（可測(cè)性設(shè)計(jì)）行業(yè)有著25年的經(jīng)驗(yàn)，曾多次出席全球各地的 DFT 和測(cè)試研討會(huì)。他發(fā)表了數(shù)十篇與測(cè)試相關(guān)的論文，是國(guó)際測(cè)試會(huì)議 (ITC) 指導(dǎo)委員會(huì)的成員、IEEE 計(jì)算機(jī)學(xué)會(huì) (IEEE Computer Society) 的 Golden Core 成員以及 IEEE 的高級(jí)會(huì)員。Press 擁有多項(xiàng)減少引腳數(shù)測(cè)試和無(wú)毛刺的自由時(shí)鐘切換的專利，并正在申請(qǐng)3D DFT 專利。
