【導讀】信號之間的時間關系對數字設計的可靠運行至關重要。對于同步設計，時鐘信號相對于數據信號的時間尤為重要。使用混合信號示波器，可以輕松確定多個邏輯輸入和時鐘信號之間的時間關系。建立和保持時間觸發器自動確定時鐘與數據時間關系。
信號之間的時間關系對數字設計的可靠運行至關重要。對于同步設計，時鐘信號相對于數據信號的時間尤為重要。使用混合信號示波器，可以輕松確定多個邏輯輸入和時鐘信號之間的時間關系。建立和保持時間觸發器自動確定時鐘與數據時間關系。
建立時間是指在有效時鐘邊緣發生之前，輸入數據信號保持穩定（高或低）的時間。保持時間是指在有效時鐘邊緣發生之后，輸入數據信號保持穩定（高或低）的時間。同步器件（如觸發器）的元件數據手冊中規定了設置和保持時間。必須滿足設置和保持時間的要求，才能確保元件能夠正確可靠地工作。
混合信號示波器（MSO）由于能夠捕捉信號的模擬和數字表示并以時間關聯的格式顯示它們，非常適合驗證數字信號的信號完整性和調試數字電路。本文以5系列MSO為例說明，2、4、5和6系列MSO操作方式相同。MSO2000和MSO5000系列示波器遵循相同的原理，但用戶界面有所不同。它們都結合了專業級示波器的性能和邏輯分析儀的基本功能。3系列MDO、MDO3000和MDO4000系列混合域示波器也提供16通道邏輯分析儀功能。這里，MSO中提到的任何功能或能力也適用于MDO產品。
MSO設置
理解數字時間分辨率（數字采樣率）
一個重要的MSO采集規格是用于捕獲數字信號的時間分辨率。采樣率在不同的MSO型號之間有所不同。在進行建立和保持時間測量時，了解時間測量分辨率非常重要。
數字采樣率和記錄長度
表1列出了集成電路的建立和保持時間規格，通常為幾納秒或更短。當使用MSO的數字邏輯輸入測試它們時，必須考慮邏輯輸入的時間分辨率。
圖1.使用自動測量快速驗證邏輯信號幅度。
設置數字閾值
混合信號示波器的數字通道像數字電路一樣，將數字信號視為邏輯高或邏輯低。這意味著只要振鈴、過沖和地彈不引起邏輯轉換，這些模擬特性對MSO來說就不是問題。與邏輯分析儀一樣，MSO使用用戶指定的閾值電壓來確定信號是邏輯高還是邏輯低。
MSO的模擬通道可以快速檢查數字信號的邏輯擺幅。在圖1中，示波器自動測量數字信號的幅度約為3.6V。對于具有對稱電壓擺幅的邏輯系列，如CMOS，閾值為信號幅度的一半。然而，對于具有非對稱電壓擺幅的邏輯系列，如TTL（晶體管-晶體管邏輯），通常需要參考組件數據表并將閾值定義為邏輯器件的最大低電平輸入電壓（TTLVIL=0.8V）和最小高電平輸入電壓（TTLVIH=2.0V）之間的中點（TTLV閾值=1.4V）。
圖2.在同一個TLP058數字邏輯探頭組上設置混合邏輯系列（TTL和CMOS）的閾值。
大多數泰克MSO提供每通道閾值設置，這對于調試具有混合邏輯系列的電路非常有用。圖2顯示了5系列MSO使用8通道TLP058探頭測量多個邏輯信號。TTL信號閾值設置為1.7V，3.3VCMOS信號閾值設置為1.65V，5VCMOS信號閾值設置為2.5V，從而能夠可靠地同時采集各種邏輯信號。
對于3系列MDO、MSO2000和MDO3000系列，閾值是按探頭組（一個8通道的組）調整的，因此TTL信號將在一個探頭組上，而LVPECL信號將在第二個探頭組上。
圖3.探頭顏色編碼與波形顏色編碼相匹配，使得更容易看到哪個信號對應哪個測試點。
解讀彩色編碼數字波形顯示
數字定時波形與模擬波形非常相似，只顯示邏輯高和低電平。為了簡化分析，TektronixMDO/MSO示波器將邏輯低電平顯示為藍色，邏輯高電平顯示為綠色，即使過渡不可見，也能看到邏輯值。波形標簽的顏色還與探頭的顏色編碼相匹配，使得更容易看到哪個信號對應哪個測試點，如圖3所示。
圖4.在MDO/MSO系列上的定時采集示例。定義了三條并行總線，并利用器件的時鐘信號對其進行解碼。
數字定時波形可以組合成一個總線。一個數字信號被定義為最低有效位，其他數字信號代表二進制值的其他位，直至最高有效位。然后，示波器將總線解碼為二進制或十六進制值。
圖5.模擬通道與數字通道時間對齊。
消除通道之間的時間偏移
每臺Tektronix MDO或MSO系列示波器都有兼容的邏輯探頭。為了簡化數字測量，示波器會補償邏輯探頭的傳播延遲。因此，不需要進行數字通道探頭的相差校正。
然而，為了更好地進行模擬和數字波形之間的時間關聯測量，重要的是消除模擬到數字的時間偏移。在圖5所示的示例中，為了將模擬通道與數字通道對齊，模擬波形的2V（50%幅度）位置與在2V閾值處發生的數字信號過渡時間對齊。手動調整相差值以將模擬通道對齊到數字通道。此相差校正過程需要對任何其他模擬通道重復進行。
當更換模擬探頭時，應檢查模擬通道的偏移；當測量不同的邏輯系列時，應檢查數字閾值。配置好閾值和偏移后，示波器便可以用于驗證和調試數字電路。
圖7.這個74HCT74觸發器看起來按預期工作。
圖6.觸發器行為示例。
觸發器時間測量
最簡單的同步邏輯器件是觸發器。D輸入的邏輯狀態只有在時鐘上升沿之后（經過D觸發器傳播延遲后）才會出現在Q輸出上。MSO是驗證觸發器工作狀態和調試數字電路的理想工具。
乍一看，如圖7所示，觸發器似乎按預期工作。數據信號在時鐘上升沿之前已經穩定了幾納秒，并且在時鐘邊沿之后保持穩定了幾納秒。從時鐘邊沿到Q輸出的傳播延遲大約是6納秒。
圖8. 74HCT74觸發器上的建立時間違規導致Q輸出未改變。
在圖8中，數據信號在時鐘邊沿之前僅300ps發生變化，遠低于15ns的建立時間規范——這是一個建立時間違規。注意，Q輸出沒有如預期那樣改變狀態。
注意圖8中信號過渡周圍的灰色區域。MSO顯示這些區域以指示與數字采樣率相關的時間不確定性。
圖9. 74HCT74觸發器上的保持時間違規導致Q輸出未改變。
圖9顯示了一個數據信號在時鐘邊沿后大約300ps發生變化的實例。這遠低于3ns的保持時間規范——這是一個保持時間違規。再次注意，Q輸出沒有如預期那樣改變狀態。
圖10.在74LVCG74觸發器上的自動建立和保持時間違規觸發捕獲了許多錯誤。
捕獲建立和保持時間違規
MSO具有一種專門的觸發模式，旨在自動捕獲每個建立和/或保持時間違規。建立和保持時間觸發器測量時鐘信號與數據信號（或某些MSO上的數據信號）之間的時間關系，并在建立時間或保持時間低于規范時捕獲信號。這種功能簡化了調試工作，還可以用于設計的無人值守監控。
在查閱74LVCG74組件數據表后，將建立和保持時間觸發參數分別設置為2納秒和1納秒，以捕獲任何違規情況，如圖10所示。MSO會自動觸發在第一個違反指定參數的輸入條件上。
圖11.脈沖寬度觸發器在74LS74觸發器的輸出上捕獲到一個窄脈沖故障。
在上一個例子中，建立和保持觸發器用于觸發觸發器的輸入。另一種方法是觸發設備輸出的信號錯誤，并捕獲輸入信號進行分析。
在下一個例子中，一個基于74LS74低功耗肖特基TTL技術的舊設計出現了間歇性錯誤。高電平的最低輸出電壓為2.4V，因此所有高電平輸出信號應至少達到該電壓。該設計基于20MHz時鐘（周期50ns），因此所有輸出脈沖的寬度應至少達到這個周期的一半。
掌握這些信息后，示波器可以快速確定輸出信號是否按預期工作，并在不正常時捕獲輸入和輸出信號。圖11顯示了脈沖寬度觸發器捕獲到的一個窄脈沖故障，即脈沖寬度小于該設計預期的最小脈沖寬度的一半。
圖12. 窄脈沖觸發器輕松捕獲了74LS74觸發器輸出上的低幅度窄脈沖。
不僅僅是在觸發器的輸出上出現了間歇性故障，一些故障還表現出低幅度。圖12顯示了一個窄脈沖觸發器捕獲到的低幅度脈沖，這些脈沖不符合組件的規范。
圖13. 在74LVCG74觸發器上的建立時間違規觸發的光標測量。
使用這些觸發設置中的任何一個，您都可以捕獲輸入和輸出信號。圖13顯示了使用光標進行的建立時間測量，清晰地指示了建立時間違規（大約6ns，遠低于20ns的最小值）。混合信號示波器結合了基本的邏輯分析儀功能和示波器的模擬信號分析功能。
Tektronix MSO和MDO系列包括建立和保持時間觸發、脈沖觸發以及高分辨率數字采樣，以便于快速數字調試。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
7月17日開幕，連續三天！西部電博會，超多精彩內容等你來打卡
2024慕尼黑上海電子展亮點：三款重點展品及解決方案的深度探索
