【導讀】在上一篇文章中，簡單介紹了SiC功率元器件中柵極-源極電壓中產(chǎn)生的浪涌。從本文開始，將介紹針對所產(chǎn)生的SiC功率元器件中浪涌的對策。本文先介紹浪涌抑制電路。
關(guān)于SiC功率元器件中柵極－源極間電壓產(chǎn)生的浪涌，在之前發(fā)布的Tech Web基礎(chǔ)知識 SiC功率元器件 應用篇的“SiC MOSFET：橋式結(jié)構(gòu)中柵極－源極間電壓的動作”中已進行了詳細說明。
浪涌抑制電路
如上一篇所述，SiC功率元器件中柵極-源極電壓（VGS）的正浪涌在開關(guān)側(cè)和非開關(guān)側(cè)均有發(fā)生，但是尤其會造成問題的是在LS（低邊）導通時的非開關(guān)側(cè)（HS：高邊）的事件（II）。波形圖與上一篇中給出的波形圖相同。
其原因是開關(guān)側(cè)已經(jīng)處于導通狀態(tài)，因此，當非開關(guān)側(cè)的正浪涌電壓超過SiC MOSFET的柵極閾值電壓（VGS(th)）時，HS和LS會同時導通并流過直通電流。
只是由于SiC MOSFET的跨導比Si MOSFET的跨導小一個數(shù)量級以上，因此不會立即流過過大的直通電流。所以即使流過了直通電流，也具有足夠的冷卻能力，只要不超過MOSFET的Tj(max)，基本上沒有問題。然而，直通電流畢竟是降低系統(tǒng)整體效率的直接因素，肯定不是希望出現(xiàn)的狀態(tài)，因此就有必要增加用來來抑制浪涌電壓的電路，以更大程度地確保浪涌電壓不超過SiC MOSFET的VGS(th)。
抑制電路的示例如下。這些電路圖是在SiC MOSFET的普通驅(qū)動電路中增加了浪涌抑制電路后的電路示例。抑制電路（a）是使用關(guān)斷用的驅(qū)動電源VEE2時的電路，而抑制電路（b）是不使用VEE2的示例。在這兩個電路中，VCC2都是導通用的驅(qū)動電源，OUT1是SiC MOSFET的導通/關(guān)斷信號，OUT2是鏡像鉗位 控制信號，GND2是驅(qū)動電路的GND。
另外，下表中列出了所添加的抑制電路的功能。添加了上面電路圖中紅色標記的部件。
由于D2和D3通常會吸收數(shù)十ns的脈沖，因此需要盡可能將其鉗制在低電壓狀態(tài) ，為此通常使用肖特基勢壘二極管（SBD）。另外，選擇SOD-323FL等底部電極型低阻抗封裝產(chǎn)品效果更好。
從下一篇開始會一一詳細介紹。
關(guān)鍵要點:
?在開關(guān)側(cè)和非開關(guān)側(cè)均會出現(xiàn)SiC功率元器件中柵極-源極電壓（VGS）的正浪涌，但是尤其需要解決的是SiC功率元器件LS導通時在非開關(guān)側(cè)（HS）出現(xiàn)的正浪涌問題。
?由于應用SiC功率元器件時，基本都需要包括其他浪涌在內(nèi)的浪涌抑制對策，因此需要增加浪涌抑制電路。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進行處理。
推薦閱讀：
