中心議題：
- PCB設(shè)計(jì)中EMC/EMI分析的對(duì)象
- EMC/EMI元件庫(kù)的支持
- EMC/EMI模擬仿真與PCB設(shè)計(jì)相結(jié)合
為了保證設(shè)計(jì)的PCB板具有高質(zhì)量和高可靠性，設(shè)計(jì)者通常要對(duì)PCB板進(jìn)行熱溫分析，機(jī)械可靠性分析。由于PCB板上的電子器件密度越來越大，走線越來越窄，信號(hào)的頻率越來越高，不可避免地會(huì)引入EMC(電磁兼容)和EMI(電磁干擾)的問題，所以對(duì)電子產(chǎn)品的電磁兼容分析顯得特別重要。與IC設(shè)計(jì)相比，PCB設(shè)計(jì)過程中的EMC分析和模擬仿真是一個(gè)薄弱環(huán)節(jié)。
PCB設(shè)計(jì)中EMC/EMI分析的對(duì)象
在PCB設(shè)計(jì)中，EMC/EMI主要分析布線網(wǎng)絡(luò)本身的信號(hào)完整性，實(shí)際布線網(wǎng)絡(luò)可能產(chǎn)生的電磁輻射和電磁干擾以及電路板本身抵抗外部電磁干擾的能力，并且依據(jù)設(shè)計(jì)者的要求提出布局和布線時(shí)抑制電磁輻射和干擾的規(guī)則，作為整個(gè)PCB設(shè)計(jì)過程的指導(dǎo)原則。具體來說，信號(hào)完整性分析包括同一布線網(wǎng)絡(luò)上同一信號(hào)的反射分析，阻抗匹配分析，信號(hào)過沖分析，信號(hào)時(shí)序分析，信號(hào)強(qiáng)調(diào)分析等;對(duì)于鄰近布線網(wǎng)絡(luò)上不同信號(hào)之間的串?dāng)_分析。在信號(hào)完整性分析時(shí)還必須考慮布線網(wǎng)絡(luò)的幾何拓?fù)浣Y(jié)構(gòu)，PCB絕緣層的電介質(zhì)特性以及每一布線層的電氣特性。電磁輻射分析主要考慮PCB板與外部的接口處的電磁輻射，PCB板中電源層的電磁輻射以及大功率布線網(wǎng)絡(luò)動(dòng)態(tài)工作時(shí)對(duì)外的輻射問題。如果電路設(shè)計(jì)中采用了捆綁于大功率IC上的散熱器(例如奔騰處理器外貼的金屬散熱器)，那么這樣的散熱器在電路動(dòng)態(tài)工作中如同天線一樣不停地向外輻射電磁波，因此必須列為EMC分析的重點(diǎn)。現(xiàn)在已經(jīng)有了抑制電子設(shè)備和儀表的EMI的國(guó)際標(biāo)準(zhǔn)，統(tǒng)稱為電磁兼容(EMC)標(biāo)準(zhǔn)，它們可以作為普通設(shè)計(jì)者布線和布局時(shí)抑制電磁輻射和干擾的準(zhǔn)則，對(duì)于軍用電子產(chǎn)品設(shè)計(jì)者來說，標(biāo)準(zhǔn)會(huì)更嚴(yán)格，要求更苛刻。對(duì)于高速數(shù)字電路設(shè)計(jì)，尤其是總線上數(shù)字信號(hào)速率高于50MHz時(shí)，以往采用集總參數(shù)的數(shù)學(xué)模型來分析EMC/EMI特性顯得無能為力，設(shè)計(jì)者們更趨向于采用分布參數(shù)的數(shù)學(xué)模型做布線網(wǎng)絡(luò)的傳輸線分析(TALC)。對(duì)于多塊PCB板通過總線連接而成的電子系統(tǒng)。還必須分析不同PCB板之間的電磁兼容性能。
EMC/EMI元件庫(kù)的支持
如今一塊電路板可能包括上百種來自于不同廠家、功能各異的電子元器件，設(shè)計(jì)者要進(jìn)行EMC/EMI分析就必須了解這些元器件的電氣特性，之后才能具體模擬仿真。這在以往看來是一項(xiàng)艱巨的工作，現(xiàn)在由于有了IBIS和SPICE等數(shù)據(jù)庫(kù)的支持，使得EMC分析的問題迎刃而解。鑒于SPICE3，HSPICE，PSPICE這些數(shù)據(jù)模型已為廣大的電路設(shè)計(jì)者所熟知，在此著重介紹IBIS。IBIS(I/O Buffer Interface Specification)，即ANSI/EIA-656，是一種通過測(cè)量或電路仿真得到，基于V/I曲線的I/O緩沖器的快速而精確描述電氣性能的模型。
1990年由INTEL牽頭、聯(lián)合數(shù)家著名的半導(dǎo)體廠商共同制定了IBIS V1.0的行業(yè)標(biāo)準(zhǔn)，經(jīng)過不斷的完善和發(fā)展，于1997年更新為IBIS V3.0。現(xiàn)在此標(biāo)準(zhǔn)已被NS、Motorola、TI、IDT、Xilinx、Siemens、Cypress、VLSI等數(shù)百家半導(dǎo)體廠商支持，同時(shí)Cadence、Mentor、Incases、Zuken-Redac等RDA公司在各自的軟件中也添加了有關(guān)IBIS的功能模塊。IBIS文件是一種文本文件，是通過標(biāo)準(zhǔn)軟件格式生成的"行為"信息的描述，以說明IC的模擬電氣特性。多數(shù)IBIS模塊來源于SPICF模型，也可用實(shí)際測(cè)量得到的V/I曲線描述模型。IC的SPICE模型是各半民體廠商立足的商業(yè)秘密，受到知識(shí)產(chǎn)權(quán)的保護(hù)，而IBIS模型是對(duì)用戶完全開放的數(shù)據(jù)，所以設(shè)計(jì)者可以免費(fèi)得到這些數(shù)據(jù)。大多數(shù)半導(dǎo)體廠商在自己的網(wǎng)站上或產(chǎn)品CD-ROM中發(fā)布相關(guān)IC的IBIS數(shù)據(jù)。由于EDA廠家和電子元器件廠商聯(lián)合支持IBIS和SPIICE等數(shù)據(jù)模型，設(shè)計(jì)者可以安心地將它們用于電路的模擬仿真或用于EDA工具中，輕松地進(jìn)行EMC/EMI分析。
EMC/EMI模擬仿真與PCB設(shè)計(jì)相結(jié)合
以往的電子電路設(shè)計(jì)，工程師們多是憑借多年的開發(fā)經(jīng)驗(yàn)在PCB制成后，在硬件調(diào)試或電子設(shè)備的整機(jī)調(diào)試過程中解決EMC的問題，這顯然是一種定性不定量的、不可靠、不精確的方法。進(jìn)入90年代以來，電子產(chǎn)品向著低功耗、低電磁輻射，小型化和輕型化的方向發(fā)展，而且要求能在復(fù)雜惡劣的環(huán)境中工作，為了盡量縮短產(chǎn)品的開發(fā)周期，工程師們不得不另辟新徑。更理想的PCB設(shè)計(jì)流程如圖1所示，在PCB設(shè)計(jì)的布局和布線階段加入EMC/EMI的準(zhǔn)則。例如為了減少并行信號(hào)走線間的相互串?dāng)_，可以為為規(guī)定線線之間的距離不能小于一定的值。為了減少信號(hào)的反射，使輸入輸出阻抗匹配，避免出現(xiàn)振鈴現(xiàn)象，可以規(guī)定布線網(wǎng)絡(luò)的幾何拓?fù)浣Y(jié)構(gòu)，走線的長(zhǎng)度，甚至于在信號(hào)的驅(qū)動(dòng)端事輸出端端接阻容器件(常用的方法有串接電阻，并接上拉、下拉或上下接電阻，也可采用箝位二極管等方法)。在PCB布局布線結(jié)束后，在制作實(shí)際電路板之前對(duì)電路設(shè)計(jì)進(jìn)行EMC/EMI的分析和模擬仿真。同時(shí)依據(jù)實(shí)際電路的動(dòng)態(tài)工作頻率分析信號(hào)的強(qiáng)度、時(shí)延等特性。如果設(shè)計(jì)的PCB中含有與外部的接口，IC上外加了散熱器或電路本身功耗大時(shí)，必須進(jìn)一步進(jìn)行電磁輻射的模擬仿真分析。對(duì)于高速電路有必要進(jìn)行布線網(wǎng)絡(luò)的TALC傳輸線分布參數(shù)分析。新加入的這些設(shè)計(jì)階段的步驟，實(shí)際上是把以前硬件調(diào)試的一些工作提前到計(jì)算機(jī)的設(shè)計(jì)平臺(tái)上來完成，其優(yōu)越性是顯而易見的。因?yàn)橛蠭BIS和SPICE等數(shù)據(jù)庫(kù)的支持，以往EMC/EMI不定量的捉摸不定的分析變?yōu)榫_的與實(shí)測(cè)差別細(xì)微的計(jì)算結(jié)果，設(shè)計(jì)者根據(jù)模擬仿真的結(jié)果可以避免產(chǎn)品電磁兼容性差的弊病。
