【導讀】反激開關管中的波形問題一直是電源工程師關注的焦點，尤以Vds電壓尖峰問題為最。電源工程師在進行電源測試時會遇到尖峰波形，即便采取相應措施也不可避免。本文主要對反激開關管進行定性分析，采取降低尖峰的一系列措施。
很多初學者往往希望通過公式計算來影響和避免尖峰波形，但因為在實際電路中影響的因素非常廣泛，而且每個電源都有不同的設計問題，因此我們這里提供的是一種調試方向。
下面的示意圖對解決反激開關管的Vds電壓尖峰問題有幫助。首先來看看MOS應力公式：(理想化處理，不影響結論)Vds=Vin+n*Vo+Vspike=Vin+n*Vo+Ipk*(Lk/C1)0.5
這里兩個主要參數的意義：Lk是變壓器漏感(實際還應包含PCB寄生電感)；C1為RCD鉗位電容(實際還應包含MOS DS兩端的電容，一般遠小于C1，故忽略)。見下圖：
如果圖中采用的方法還解決不掉，就需要更加細化，可以采用以下幾個整改方向：
1、layout走線優化(功率回路盡量短，使PCB電感盡量小；同時也注意RCD的走線，這里除了會影響尖峰，也會影響傳導的高頻段和輻射)；
2、調整RCD中的D；(需要重新確認效率、傳導、輻射)
3、調整RCD中的R；(需要重新確認效率、傳導、輻射)
4、一般Rsense到IC CS pin都有個RC，調整RC時間常數；(需要重新確認過功率點)
5、調整副邊二極管的吸收參數。(需要重新確認效率、傳導、輻射)
圖一中的方法加上以上的5鐘方法，基本上可以解決所有電壓尖峰問題。對于反激的大部分應用，用600V的MOS就夠了。當然了，有特殊要求，如有較大裕量要求的，可能就要用更高耐壓的MOS了，但一般對效率不利。
相關閱讀：
為何提起波形刷新率就聞之色變？
福利到！半橋高頻變壓器電路及波形
教你使用部分 PLL 創建調制波形的捷徑
