【導讀】世界正在經歷一個前所未有的時代，數據呈爆發增長之勢，隨著新技術在更廣泛的范圍內實現，這一趨勢預計將進一步加快。典型的實例包括：5G形式的下一代無線通信，領域不斷擴展的人工智能和機器學習、物聯網(IoT)、加密貨幣、虛擬現實，甚至汽車等諸多領域。
世界正在經歷一個前所未有的時代，數據呈爆發增長之勢，隨著新技術在更廣泛的范圍內實現，這一趨勢預計將進一步加快。典型的實例包括：5G形式的下一代無線通信，領域不斷擴展的人工智能和機器學習、物聯網(IoT)、加密貨幣、虛擬現實，甚至汽車等諸多領域。在整個2021年，預計生成的數據達到了44萬億GB (440萬億億字節)，估計地球上每人每秒生成了1.7MB數據。這么龐大的數據量都需要比以往更快的速度進行存儲、訪問和分析，這就要求系統擁有更高的帶寬，更高的存儲密度，更高的整體性能。
更快的內存給DDR5測試帶來新的挑戰
為應對生成的數據量越來越高，必需提高內存性能，來存儲、傳送和處理所有這些信息。這個流程的主要瓶頸是內存能夠訪問和傳送數據的速度。內存訪問時間較慢，會導致整體系統性能拖后腿，而且數據吞吐量本身也受限于內存的傳送速率。在歷史上，高性能、快速訪問內存的主導形式一直是雙數據速率同步動態隨機訪問內存(DDR SDRAM)。DDR SDRAM是上個世紀90年代作為標準推出的，問世后得到極快速發展，2014年推出了第四代標準——DDR4。DDR4是一種內存接口，初期的數據傳送速率為1600 MT/s，隨著標準走向成熟，最后達到了3200 MT/s。這在電腦處理器只有8核時足夠了，但當今28-64核多核處理器的問世(未來可望達到80 – 96核)，則很明確，我們需要的內存性能已經超出了DDR4的能力范圍。
為了幫助滿足這一需求，業內正從DDR4遷移到下一代DDR內存標準——DDR5。DDR5將接替上一代標準，成為占主導地位的快速增長的標準。DDR5將在DDR4基礎上，在初期提供3,200 MT/s的傳送速率，最高可達6,400 MT/s，預計未來將擴展到高達8,400 MT/s。
DDR5帶來了一系列全新的挑戰，在實現和檢驗時必須克服這些挑戰。更高的數據速率會擴大要求的測試設備帶寬，要求新的流程來測量之前的方法測量不了的抖動，要求接收機均衡形式的全新DDR單元，甚至要引入新的采用夾具的標準化測試，這些都是DDR5驗證面臨的重大挑戰。
解決方案：泰克示波器和TEKEXPRESS DDR TX軟件
DDR5改進了性能，意味著要求更高性能的設備，來分析和測試DDR5賦能的器件。為滿足這一性能需求，泰克開發了一種深入的解決方案，利用高帶寬示波器和探頭硬件，如DPO71604SX和P7716，同時采用全新的軟件自動化平臺。
圖1. DDR5測試解決方案中使用的泰克工具。
泰克TekExpress DDR發射機(Tx)軟件是一種專門設計的自動測試應用，可以根據JEDEC (聯合電子器件工程委員會)規范中規定的參數驗證和調試DDR5器件。泰克選項DDR5SYS (TekExpress DDR Tx)包括以下全部測試覆蓋范圍和多種調試工具：
●DRAM元件
●數據緩沖器/RCD元件
●系統電路板
●嵌入式系統
●服務器和客戶端/桌面
TekExpress DDR Tx支持根據DDR5 JEDEC規范測量50多種DDR5電氣和定時參數。它內置多種強大的工具，協助進行表征和調試，如多選通功能、DDR5 DFE分析軟件及用戶可以全面控制測試條件的用戶自定義采集模式。
泰克TekExpress DDR Tx解決方案擁有多種獨特的創新功能，減少了測試中花費的工作量，加快了DDR系統和器件測試流程。TekExpress DDR Tx提供了一個簡單的分步操作的簡便易用的界面，加快了測試過程。
測試和內存電路中采用的步驟
客戶可以使用以下步驟，檢驗產品是否滿足DDR5規范：
1. 把一只高阻抗泰克探頭焊接到要測試的DDR子系統上，允許訪問關心的電信號。
2. 泰克TekExpress DDR Tx軟件分析探測到的信號，與DDR5規范進行對比。可以使用示波器上運行的其他軟件，執行各種測試，如繪制眼圖，測量相關電氣參數。
圖2是使用探頭接入器件，執行系統級TX測試的一個實例。在這個實例中，片上系統(SOC)與被測器件(DRAM/RCD/ DB)通信，通過DDR總線傳送雙向業務。用戶使用焊接在DRAM下面的內插器接入接口，使用高阻抗探頭放大器探測接口。TekExpress DDR Tx軟件為測量各種參數提供了必要的工具，如時鐘抖動、讀/寫定時、甚至眼圖。
圖2. 系統級TX測試。
3. 測試結束時，會生成一份測試通過/未通過報告，提供與被測器件、物理設置、被測參數與JEDEC規范對比等詳細信息。
4. 如果某項指標未通過測試，或發生非預期的結果，可以進一步使用TekExpress DDR軟件解決方案調試結果。
使用泰克SDLA64進行DFE接收機均衡和信號反嵌
信號傳送速度不斷提高和外形體積不斷縮小，給下一代多千兆位設計和測試方法帶來了多個挑戰。外形越小，信號接入越難，得到的探測點會不理想，進而導致采集信號損耗和反射，因為理想的測量位置不存在阻抗斷點。
DDR5的出現，使得DDR測試和調試以前采用的工具變得不夠了。設計采用更高的數據速率，負載要求更加嚴格，順利訪問信號不能說不可能，但肯定會變得異常困難。解決這些問題的有效方法之一，是采用泰克串行數據鏈路分析(SDLA)軟件包。通過SDLA功能，用戶可以通過反嵌流程，消除測試設置(探頭、內插器、電纜)的負載影響。不管是反射、插損、交叉耦合還是其他損傷，SDLA都提供了強大的功能，可以有效分析信號，就像這些效應不存在一樣。這可以大大提高獲得的測量的有效性和準確性，甚至會直接決定器件能否通過測試。
泰克DFE分析軟件
DDR中第一次以4階DFE (判定反饋均衡)的形式引入接收機均衡。在訪問和分析DDR5信號時，這帶來了額外的挑戰。例如，即使在反嵌后，生成的眼圖可能仍會閉上(圖3)。為了讓眼圖進一步張開，必需實現DFE均衡。
泰克開發了各種工具，幫助解決DFE在測試過程中引入的問題。可以使用SDLA，分析來自器件的連續數據流，從而訓練DFE增益和階值。然后可以使用DFE特點，輸入TekExpress DDR Tx自動化軟件，在突發信號上生成應用DFE之后的眼圖。另外還可以使用獨立式DFE應用(TekExpress DDR Tx標配)，在自動化框架以外應用DFE均衡后，用戶可以手動生成和查看DDR信號。
圖3. 使眼圖中的眼睛張開的實例。
抖動噪底校準
DDR5對CLK、DQS和DQ提出了新的Rj/DJ抖動測量要求。此外，Rj指標大約在0.5ps (非常嚴格)。泰克開發了一種新的抖動噪底噪聲校準技術，可以在泰克示波器上直接使用這種技術。該工具提供了一個選項，可以在噪聲校準過程中包括探頭、探頭尖端和反嵌過濾器文件，考慮額外生成或放大的噪聲。該工具全面集成示波器分析軟件(DPOJET)，從測量結果中消除示波器的噪聲抖動。
總結
隨著業界轉向DDR5開發、測試和生產，要求新的硬件和軟件工具，來解決DDR5測試帶來的最新挑戰。泰克開發了一系列高帶寬示波器和探頭，從DDR5器件中采集信號，同時為驗證開發了強大的軟件工具。訪問Tek.com進一步了解我們的解決方案，觀看與DDR5和泰克解決方案有關的視頻演示或網上研討會。
（來源：泰克科技）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱editor@52solution.com聯系小編進行侵刪。
推薦閱讀：
